AMD a levé le voile sur Zen 6, sa sixième génération d’architecture CPU, mardi 10 novembre 2026. Le groupe promet, de son propre aveu, la plus forte progression d’IPC jamais vue sur Zen. Le lancement vise d’abord les serveurs, avec les EPYC 9006 « Venice », officialisés le même jour. Mais les éléments techniques déjà dévoilés donnent une idée assez nette de ce que les prochains Ryzen destinés au grand public pourraient avoir dans le ventre. Passé l’annonce elle-même, deux changements ressortent surtout : plus de cœurs par chiplet, et une refonte interne taillée pour mieux suivre les charges de travail actuelles.
Le point le plus frappant concerne la densité des chiplets. D’après AMD, le CCD standard de Zen 6 passe de 8 à 12 cœurs, soit 50 % de plus que sur Zen 5, tandis que le CCD Zen 6c fait encore plus fort en passant de 16 à 32 cœurs. L’idée est limpide : faire grimper la puissance sans devoir empiler autant de puces dans un même processeur.
Et pour les PC de bureau, ce n’est pas un détail.
Avec deux chiplets de 12 cœurs, AMD pourrait en théorie sortir des Ryzen grand public à 24 cœurs. Mais le scénario potentiellement le plus intéressant n’est peut-être pas celui-là. Un Ryzen 12 cœurs basé sur un seul CCD aurait aussi de sérieux arguments, notamment parce qu’il limiterait la latence entre chiplets par rapport à certains modèles actuels à plusieurs CCD. Dans certains usages sensibles, ça peut peser.
AMD parle d’un gain moyen de 27 % d’IPC pour Zen 6 et Zen 6c face à Zen 5. Ce chiffre, toutefois, vient de charges serveur choisies par AMD.
La comparaison mise en avant oppose 16 cœurs Zen 6c actifs sur un seul chiplet à 16 cœurs Zen 5 répartis sur deux chiplets, à fréquence égale. Dans les usages d’entreprise et de cloud, les gains avancés par AMD tournent plutôt autour de 20 %.
Mieux vaut donc rester prudent. Il faudra voir ce que donnent les tests indépendants, surtout sur PC, pour juger de l’impact réel dans les applications du quotidien, en création et en jeu.
AMD indique aussi que Zen 6 revoit à la hausse le cache L3 partagé.
Le chiplet standard passe de 32 Mo à 48 Mo. Zen 6c, lui, bondit de 32 Mo à 128 Mo. Dans les deux cas, AMD vise maintenant 4 Mo de L3 par cœur, ce qui efface le précédent handicap de Zen 6c sur ce terrain. Techniquement, la société promet aussi une fenêtre d’exécution plus large, une meilleure prédiction de branchement, un ordonnanceur entier remanié, la prise en charge complète d’AVX-512 FP16, de nouvelles instructions Bit Matrix Multiply et quatre pipelines VNNI-INT8 au lieu de deux. Zen 6 cherche les fréquences les plus élevées ; Zen 6c, lui, privilégie avant tout la densité.
Sur la plateforme EPYC 9006 « Venice », AMD annonce jusqu’à 8 chiplets, pour un plafond de 96 cœurs Zen 6 ou 256 cœurs Zen 6c.
AMD évoque aussi des modèles capables de monter à 5,3 GHz, ainsi que la prise en charge du PCIe 6.0 et de la DDR5 MRDIMM jusqu’à 12.800 MT/s. D’après les informations disponibles, Zen 6 serait gravé en 2 nm chez TSMC, avec une première disponibilité chez des fabricants de serveurs et des fournisseurs cloud comme Microsoft Azure.
En revanche, sur le segment grand public, AMD n’a toujours donné ni performances officielles, ni prix, ni calendrier complet.
Les puces de bureau Zen 6 sont largement attendues sous la bannière Ryzen 10000, avec le nom de code « Olympic Ridge », probablement en 2027. Sur le papier, AMD prépare donc un vrai saut. Reste à voir ce que ça donnera une fois les slides refermés et les puces confrontées à des usages bien réels.
Suivez-moi sur Twitter : @pierrevitre
