AMD ha presentado hoy, 10 de noviembre de 2026, Zen 6, y la primera hornada va directa al mercado de servidores con los AMD EPYC 9006 “Venice”. Sobre el papel, al menos por lo que ha enseñado la compañía, el salto pasa por meter más núcleos en cada chiplet, aumentar la caché y retocar partes internas de la arquitectura para empujar el IPC. Lo que eso vaya a suponer en los futuros AMD Ryzen de sobremesa sigue siendo, de momento, más una expectativa que una realidad medida.
La cifra que más titulares va a dejar es la del IPC. AMD habla de una mejora media del 27% en Zen 6c frente a Zen 5, pero ahí toca fijarse bien en cómo se ha obtenido ese número: la propia AMD explica que sale de una selección de cargas de trabajo de servidor, comparando 16 núcleos Zen 6c activos dentro de un único chiplet con 16 núcleos Zen 5 repartidos en dos chiplets y funcionando a la misma frecuencia. En escenarios empresariales y de nube, las subidas que AMD comunica se mueven alrededor del 20%.
Donde sí hay un cambio fácil de ver es en la densidad por chiplet. Zen 6 pasa de 8 a 12 núcleos por CCD, un 50% más, mientras que Zen 6c dobla la cifra y sube de 16 a 32 núcleos por chiplet. Traducido a AMD EPYC Venice, que puede montar hasta 8 chiplets, eso abre la puerta a configuraciones de hasta 96 núcleos Zen 6 o 256 núcleos Zen 6c.
La caché L3 también pega un salto importante. Siempre a partir de los datos compartidos por AMD, un chiplet de 12 núcleos Zen 6 integra 48 MB , frente a los 32 MB de la generación anterior, y un chiplet de 32 núcleos Zen 6c se va hasta 128 MB desde los 32 MB previos. En la práctica, los dos diseños se quedan en 4 MB de L3 por núcleo, y en el caso de Zen 6c eso implica doblar la caché disponible por núcleo frente a Zen 5c.
AMD sostiene que Zen 6 no vive solo del aumento de núcleos. La arquitectura, dice la compañía, trae una ventana de ejecución más amplia, una predicción de saltos mejorada y cambios en el planificador de enteros. A eso suma compatibilidad completa con AVX-512 FP16, nuevas instrucciones Bit Matrix Multiply y cuatro tuberías VNNI-INT8 en vez de dos. Tanto Zen 6 como Zen 6c mantienen SMT de 2 hilos por núcleo y el mismo conjunto base de instrucciones, al menos sobre la información oficial facilitada hasta ahora.
La plataforma AMD EPYC 9006 “Venice” añade además soporte para PCIe 6.0 y memoria DDR5 MRDIMM de hasta 12.800 MT/s. También habrá modelos de alta frecuencia capaces de llegar a 5,3 GHz. En un centro de datos, donde el ancho de banda de memoria y de E/S pesa de verdad, son mejoras con bastante más recorrido de lo que puede sugerir una tabla de especificaciones.
Para PC, lo más llamativo quizá ni siquiera sea el IPC. AMD todavía no ha entrado al detalle con Zen 6 para Ryzen, pero el paso a un CCD de 12 núcleos puede acabar teniendo más importancia en sobremesa de la que sugiere el anuncio. Un futuro Ryzen de 12 núcleos dentro de un solo chiplet evitaría la latencia entre chiplets que arrastran los diseños actuales con varios CCD, y eso importa especialmente en tareas sensibles a la latencia, juegos incluidos.
AMD no ha confirmado especificaciones, rendimiento, precios ni fecha de lanzamiento para esos Ryzen. En el sector se da bastante por hecho que llegarán más adelante dentro de la familia Ryzen 10000 y bajo el nombre en clave “Olympic Ridge”, pero eso sigue fuera de la parte oficial del anuncio, centrado por completo en servidores. Sin pruebas concretas en juegos ni detalles claros para consumo, ese gran salto de IPC que AMD pone sobre la mesa todavía necesita bastante contexto antes de venderse como una victoria indiscutible fuera del centro de procesamiento de datos.
A día de hoy, no se sabe cuándo llegarán al mercado de consumo los Ryzen basados en Zen 6.
